Obaveštenja

Digitalna obrada signala - Raspored po salama za Junski rok 2020

Pismeni deo ispita iz predmeta Digitalna obrada signala u junskom ispitnom roku biće održan u ponedeljak 06.07.2020. godine sa početkom u 15h po sledećem rasporedu:

 

Učionica 431 - Studenti sa brojem indeksa počev od 15528 zaključno sa 17075

Učionica 531 - Studenti sa brojem indeksa počev od 17089 zaključno sa 17313

Učionica 525 - Studenti sa brojem indeksa počev od 17319 zaključno sa 17520

 

Mole se studenti da se pridržavaju rasporeda.

 

Predmetni nastavnici

DIGITALNA ELEKTRONIKA - raspored po salama junski rok '20

Ispit u junskom roku će biti održan u utorak 23.06.2020. godine sa početkom u 9h po sledećem rasporedu:

A1 - smerovi R, T i studenti starijih generacija koji su Digitalnu elektroniku slušali 2015/16 i ranije
A2 - smer US
Č1 - smer E
Mole se studenti da se pridržavaju rasporeda po salama.

DIGITALNA ELEKTRONIKA - raspored po salama aprilski rok '20

Ispit u aprilskom roku će biti održan u petak 5.06.2020. godine sa početkom u 15h po sledećem rasporedu:

A2 - smerovi E i US
A4 - smer R do broja indeksa 17131
Č1 - smer R od broja indeksa 17155 do kraja i studenti starijih generacija koji su Digitalnu elektroniku slušali 2015/16 i ranije
Mole se studenti da se pridržavaju rasporeda po salama.

Digitalna obrada signala

Materijal cu kaciti kako zbirka zadataka bude rasla. Verovatno ce sutra biti dostupna duza verzija. U sredu cu biti dostupan za konsultacije na skajpu od 12 do 14h (kada bi nastava isla) kao i od srede radnim danima od 20 do 21h. moj nalog: goran.stancic13. Za sledecu nedelju cemo se naknadno dogovoriti ako bude bilo izmena.

TECH+FPGA studentsko takmičenje u oblasti hardvera

 

Sastavi tim. Suoči se sa izazovom. Iznenadi sebe i druge.

U okviru TECH+ FPGA takmičenja, pred vama su dva izazova, dizajniranje kompjuterske igre ili obrada slike. Iako su oba izazova bazirana na FPGA platformi, pravljenje kompjuterske igre namenjeno je studentima bez predhodnog iskustva u HDL-u, a obrada slike onima koji su već upoznati sa HDL-om (VHDL/Verilog).

Sastavi tim od kolega-studenata sa jednog od tri fakulteta: Elektrotehnički fakultet u Beogradu, Fakultet tehničkih nauka u Novom Sadu, Elektronski fakultet u Nišu.

 

Ovo je prvo takmičenje ovog tipa u Srbiji, organizovano od strane Elsys Eastern Europe i podržano od strane ETF-a u Beogradu. Namenjeno je onima koji se ne zadovoljavaju samo prihvatanjem izazova, nego svojim radom stalno podižu lestvicu drugima.

TECH+ FPGA specifikacije:

1. Dizajn kompjuterske igre

Izazov traje 24 sata

3-4. april

2. Obrada slike

Izazov traje 48 sati

3-5. april

obavezno poznavanje HDL-a

Tvoja prijava treba da sadrži 3 takmičara, njihove osnovne podatke (godište, godina studija, smer, trenutni prosek) i ime vašeg tima. Možeš se prijaviti i bez tima – a mi ćemo ti obezbediti druge članove tima u skladu sa prijavama neposredno pre takmičenja.

Uz prijavu pošalji i motivaciono pismo. Voleli bismo da znamo šta tebe lično pokreće u svetu elektronike.

Rok za slanje prijave je 26. mart. Spisak timova koji su odabrani da budu deo takmičenja biće poznat do 30. marta.

Možete se prijaviti putem sledećeg linka:
https://elsys-eastern.com/tech-fpga-competition/

Glavna nagrada je DJI Mavic Mini Fly dron combo, i to za svakog člana pobedničkog tima u obe kategorije. Ovo nije dovoljna nagrada za talenat koji očekujemo od svih učesnika ovog takmičenja – zato je organizator, Elsys Eastern Europe pripremio praktikantske pozicije za sve najbolje.

Takmičenje će se održati u Beogradu, u paviljonu ETF-a, sale 25 i 26.
Prevoz i smeštaj obezbeđeni su besplatno za sve učesnike takmičenja koji žive van Beograda, a maksimalan broj timova po jednoj kategoriji je deset.

Više informacija i detaljna tabela takmičenja biće dostupni uskoro.

 

Potkategorije

Dodatne informacije