Назив: Језици за моделовање хардвера
Шифра предмета: 3ОЕЕ7Ц03
ЕСПБ: 5
Предавачи:


НАСТАВНИ МАТЕРИЈАЛ

[Линк ка додатним информацијама]

Литература

  • Sutherland, S., et al., SystemVerilog for Design: A Guide to Using SystemVerilog for Hardware Design
    and Modeling, 2013. ISBN 1475766823, 9781475766820
  • Writing testbenches using SystemVerilog. Springer Science & Business Media, 2007. ISBN
    1475766823, 9781475766820
  • IEEE Standard for SystemVerilog-Unified Hardware Design, Specification, and Verification Language,“
    in IEEE Std 1800-2017 (Revision of IEEE Std 1800-2012) , vol., no., pp.1-1315, 22 Feb. 2018 doi:
    10.1109/IEEESTD.2018.8299595
  • Kundert, Ken, and Olaf Zinke. The designer’s guide to Verilog-AMS. Springer Science & Business
    Media, 2006. ISBN 140208045X, 9781402080456
  • Verilog-AMSLanguage Reference Manual, Version 2.4.0, Accellera Systems Initiative 2014